基板レイアウト備忘録

シグナル・インテグリティ 参考リンク

[math]R_{T}=\dfrac {\rho L} {Wt}\left\{ 1+T_{c}\left( T-25\right) \right\} [/math]
[math]R_{25}=\dfrac {17.241n\Omega m\times100mm} {1mm\times 18\rho m}\fallingdotseq 96mn[/math]

★ガードアースを施すことで放射ノイズ・侵入ノイズに強くなるメカニズム
TDK なるほどノイズ(EMC)入門によると、ガードアースにより静電結合と電磁結合の影響を抑えることができるらしい。

静電結合とは隣の線と空間容量で影響を及ぼし合ってしまうことで、間にGNDを挟んでそこに容量を作ることでノイズをGNDに逃がす。
後者はツイストペア線でもあるように、磁界を逆向きに発生させて相殺し合う。

★プレーン層とスルーホールビアの電気的な切り離し方法
<信号層>-<GNDベタ>-<電源ベタ>-<信号層>の4層基板の形成を考える。
信号を部品面から半田面に貫通させる場合はスルーホールビアを形成するのが一般的だが、これは基板表面からドリルで孔をあけて、層の導通を取るために銅箔を流し込んで形成されるらしい。
つまりスルーホールビアはその全長に渡って導電性があるわけだが、これだとプレーン層も電気的に接続されてしまう。どのように形成しているのだろうか。

ビアを打つ箇所は予め分かっているため、プレーン層形成時点でVIA及びその周辺に孔をあけ、絶縁材料のエポキシ樹脂を充填させておく。周囲と電気的に切り離されているこの領域をクリアランス・ホール (アンチ・パッド)と呼ぶ。
こうすることで銅箔を流し込んでもプレーン層とは電気的に接続されない。

XILINXの「7シリーズFPGA PCBデザインガイド UG483」p.10に詳しく書いてあった。

★データシートでBGAボールアサインがTop Viewで書かれたりするが、これってチップをひっくり返して見たものなのか基板実装の状態で表から投影してみたものなのかどっちだ。
→Top Viewが表から投影したもの。Bottom Viewがひっくり返して裏をみたとき。

直角に曲がっている配線はないか
配線は縦横+斜め45度
・ 45度以外の斜め線は一般に使わない。
・配線の直角の角は避けることが多い。
→直角角で信号の反射が起きやすい。
※多少は短くもなる